Tugas Pendaluhuan 1

 TP M2 P1K15




1. Kondisi
 [Kembali]
    Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=1, B1=dont care, B2=don’t care, B3=don’t care, B4=don’t care, B5=0, B6=don’t care led diganti logicprobe

2. Gambar Rangkaian Simulasi [Kembali]

    Sebelum dijalankan :



    Setelah dijalankan :



3. Video Simulasi [Kembali]



4. Prinsip Kerja [Kembali]
        Pada rangkaian terdapat J-K flip-flop dan D flip flop. Setiap saklar SW-SPDT dihubungkan ke power untuk logika 1 dan dihubungkan ke ground untuk logika 0. Pada J-K flip flop, Saklar SW-SPDT B0=1, B1=dont care, B2=dont care, B3=dont care, dan B4=dont care. B0 bernilai 1 masuk ke kaki R dan B1 bernilai 1 masuk ke kaki S, akan menghasilkan output Q dan Q' tergantung input CLK. Apabila input B1=0 maka, kondisi ini membuat kaki S aktif dan R tidak aktif, jika salah satu kaki ini aktif maka kaki J dan K serta CLK tidak akan berpengaruh lagi pada Output J-K flip-flop (kondisi dont care).
    
    Selanjutnya, pada D flip-flop input, B5=0, dan B6= dont care. B5 masuk ke kaki D dan B6 ke CLK. Dikarenakan nilai B0=1 dan B1=0 maka CLK tidak akan memengaruhi nilai output.


5. Link Download [Kembali]

Komentar

Postingan populer dari blog ini

Laporan Akhir Non Inverting Adder Amplifier

Laporan Akhir Inverting Adder Amplifier