Tugas Pendahuluan 1
TP M3 P1K1
Buatlah rangkaian seperti gambar percobaan 1 dengan menggunkan D flip flop dan output seven segment
2. Gambar Rangkaian Simulasi [Kembali]
Sebelum dijalankan :
Setelah dijalankan :
3. Video Simulasi [Kembali]
Pada rangkaian ini, terdapat 2 buah switch SPDT, dimana kaki SW-SPDT yang terhubung dengan power supply berfungsi sebagai pengindikasi logika 1, sedangkan kaki SW-SPDT yang terhubung dengan ground berfungsi sebagai pengindikasi logika 0. Di sini terdapat 4 buah rangkaian D flip-flop yang tersusun secara seri, serta keluaran akhir yaitu seven segment sebagai alat untuk menampilkan angka keluaran dari counter. Kaki set dan reset masing-masing D flip flop terhubung dengan SW-SPDT. Kaki set dan reset dapat bekerja saat kondisi fall time yaitu aktif saat kondisi dari 1 ke 0. Sehingga, kita harus menjadikan kaki set dan reset berlogika 1 (tidak aktif) agar dapat melakukan perhitungan.
Rangkaian yang digunakan pada percobaan ini adalah Rangkaian Counter Asyncronous. Hal ini disebabkan karena pada rangkaian ini, hanya D flip-flop pertama yang mendapatkan sinyal clock atau tegangan awal dari clock, sedangkan D flip-flop selanjutnya mendapatkan inputan clock dari output D flip-flop sebelumnya.
Kita lihat pada flip flop pertama nilai input kaki S dan R bernilai 1, maka input tersebut tidak akan aktif karena kaki S dan R bersifat active low, dan inputan D dihubungkan dengan output Q', kemudian dari output Q' disambungkan kepada clock D flip-flop setelahnya. Begitupun seterusnya sampai D flip-flop terakhir. Sehingga, saat dirunning, maka rangkaian ini akan melakukan perhitungan mulai dari 0 Rangkaian ini termasuk ke dalam Counter asinkronus up, karena melakukan perhitungan dari yang terkecil hingga terbesar.
5. Link Download [Kembali]
File rangkaian download
Video download
Datasheet D flip flop download
Datasheet 7-segment download
Komentar
Posting Komentar