Laporan Akhir Percobaan 1

 LAPORAN AKHIR PERCOBAAN 1  

[KEMBALI KE MENU SEBELUMNYA]



1. Jurnal
 [Kembali]




2. Alat dan Bahan [Kembali]
  1. Proteus Versi 8.17
  2.  Module  D'Lorenzo
    2.Jumper


    3.Panel DL 2203C
    4..Panel DL 2203D
    5.. Panel DL 2203S
3. Rangkaian [Kembali]

   



4. Prinsip Kerja Rangkaian [Kembali]

    Pada setiap input ic dihubungkan ke saklar yang terhubung ke power (1) dan ground (0) untuk mengatur logika sesuai kondisi yang diinginkan. Rangkaian D flip-flop dan JK flip-flop pada percobaan kondisi 13 berdasarkan kondisinya itu berada dalam keadaan reset (R) yang akan mengatur ulang (menghapus) output Q ke 0. Sehingga saklar B1-B6 = dont care, karena tidak akan memengaruhi output sama sekali. Output Q yang dihasilkan selama D flip-flop dan JK flip-flop berada dalam keadaan reset akan tetap bernilai 0.

5. Video Rangkaian [Kembali]


6. Analisa [Kembali]






7. Link Download [Kembali]

  • Dowload Video Simulasi [klik disini]
  • Download HTML [klik disini]
  • Komentar

    Postingan populer dari blog ini

    Laporan Akhir Non Inverting Adder Amplifier

    Laporan Akhir Inverting Adder Amplifier

    Laporan Akhir Forward Bias Dioda