Laporan Akhir Percobaan 1

LAPORAN AKHIR PERCOBAAN 1  

[KEMBALI KE MENU SEBELUMNYA]



1. Jurnal
 [Kembali]






2. Alat dan Bahan [Kembali]
 
  1. Proteus Versi 8.17
  2.  Module  D'Lorenzo
    2.Jumper


    3.Panel DL 2203C
    4..Panel DL 2203D
    5.. Panel DL 2203S
3. Rangkaian [Kembali]

    1)Menggunakan Input B0 dan B1

                        Sebelum dijalankan:


                        Setelah dijalankan:


    2) Input B1 diubah menggunakan komponen CLOCK

                        Sebelum dijalankan:



                        Setelah dijalankan:


4. Prinsip Kerja Rangkaian [Kembali]

Percobaan dengan memvariasikan nilai input B1 dan B0

Pada rangkaian pertama ini kita menghubungkan input B0 dan B1 ke gerbang NOT, 2 input gerbang AND, 2 input gerbang OR,2 input gerbang XOR , 2 input gerbang NAND , 2 input gerbang NOR, 2 input gerbang XNOR. 
Kemudian gerbang gerbang tersebut outputnya dihubungkan ke channel H1,H2.H3,H4,H5,H6.H7 dan kemudian kita atur input B0 dan B1 nya di keadaan 4 kondisi yaitu saat B0 dan B1 (0,0) (0,1) (1 0) (1 1). Lalu amati hasil outputnya di channel H. sistem kerjanya sama dengan sistem kerja gerbang logika yaitu;

     1. Gerbang AND : operasi perhitungan dengan perkalian beberapa inputnya menghasilkan 1 output
                                        
  2. Gerbang OR  : operasi perhitungan dengan menjumlahkan beberapa inputnya menghasilkan 1 output           
                            
 3. Gerbang NAND : operasinya sama dengan gerbang AND namun ditambahkan dengan inverter (NOT) yang menyebabkan  berkebalikan hasil outputnya dengan AND

 4. Gerbang NOR : operasinya sama dengan gerbang OR namun bditambahkan dengan inverter ( NOT) yang menyebabkan berkebalikan hasil outputnya dengan OR

  5. Gerbang XOR : operasinya jika beberapa input berjumlah ganjil maka ouputnya 1, jika jumlah input nya genap maka outputnya 

 6. Gerbang NOT : operasinya nilai input bertolak belakang dengan nilai outputnya

  7. Gerbang X NOR : operasinya sama dengan gerbang XOR namun                            disambungkan dengan inverter yang menyebabkan berkebalikan hasil outputnya

  Untuk input B1 nya kita pindahkan ke clock kemudian B0 nya kita atur kondisinya sesuai dengan jurnal maka akan terlihat output pada Channel H yang dimana output gerbang gerbang logika akan berlawanan  dengan output cloc

5. Video Rangkaian [Kembali]





6. Analisa [Kembali]







7. Link Download [Kembali]

  • Dowload Video Simulasi [klik disini]
  • Download HTML [klik disini]
  • Komentar

    Postingan populer dari blog ini

    Laporan Akhir Non Inverting Adder Amplifier

    Laporan Akhir Inverting Adder Amplifier

    Laporan Akhir Forward Bias Dioda